(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-244980

(43)公開日 平成7年(1995)9月19日

(51) Int.Cl. ⁶	
G11C	11/401

G01R 31/28

G11C 11/406

識別記号 庁内整理番号

FΙ

技術表示箇所

G11C 11/34

371 A

G 0 1 R 31/28

審査請求 未請求 請求項の数3 OL (全10頁) 最終頁に続く

(21)出願番号

特願平6-30663

(22)出願日

平成6年(1994)2月28日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 内田 克典

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 弁理士 京本 直樹 (外2名)

(54) 【発明の名称】 ダイナミックメモリ

(57)【要約】

【目的】内部テストモード実行時に内部回路の記憶デー 夕が消失しないようにする。

【構成】 通常の動作モード時にはリフレッシュタイマ2 からのリフレッシュ要求信号TRQを選択して内部回路 1に供給し、内部テストモード時には、データシフト制 御信号SCNによりデータシフトクロックSCKを選択 してリフレッシュ要求信号RRQとして内部回路1に供 給するセレクタ4を設ける。

医后面积

BEST AVAILABLE COPY

【特許請求の範囲】

【請求項1】 リフレッシュ制御信号をはじめとする各 種制御信号、並びにデータ及びアドレス信号を含む各種 信号を外部回路との間で授受する複数の信号端子と、メ モリセルアレイ、アドレス選択回路及び書込み・読出し 制御回路を含み伝達された各種信号に従ってデータの書 込み、読出し、及びリフレッシュ動作を行い所定の信号 を出力する内部回路と、リフレッシュ制御信号入力端に 伝達された信号のアクティブレベルに応答して所定のタ イミングでリフレッシュ要求信号を発生するリフレッシ 10 ュタイマと、前記複数の信号端子それぞれと対応して設 けられデータシフトクロックを含む内部パウンダリ・ス キャン制御信号に従って通常の動作モードのときは前記 複数の信号端子のうちのリフレッシュ制御信号対応の信 号端子以外の信号端子と前記内部回路との間及び前記り フレッシュ制御信号対応の信号端子と前記リフレッシュ タイマのリフレッシュ制御信号入力端との間の信号の伝 達を行い、内部テストモードのときは互いに順次縦続接 続されて複数段のシフトレジスタを形成し外部からのテ スト用データの後段側への順次シフト、所定の段の信号 20 の前記内部回路への伝達、前記内部回路からの信号の所 定の段への取込み、並びに取込まれた信号の後段側への 順次シフト及び最後段からの信号出力を行う複数のレジ スタと、前記内部パウンダリ・スキャン制御信号に従っ て通常の動作モードのときは前記リフレッシュタイマか らのリフレッシュ要求信号を、前記内部テストモードの 信号シフト動作のときは前記データシフトクロックを選 択し前記内部回路のリフレッシュ要求信号入力端に伝達 する選択回路とを有することを特徴とするダイナミック メモリ。

【請求項2】 外部からのテスト用データ, テストモー ド設定信号及びテストクロックを受けてアクティブレベ ルの内部テストモード信号と、この内部テストモード信 号のアクティブレベルの所定の期間に所定のタイミング でアクティブレベルとなるデータシフト制御信号と、こ のデータシフト制御信号のアクティブレベルの期間中順 次アクティブレベルとなるデータシフトクロックと、前 記内部テストモード信号のアクティブレベルの期間中の 前記データシフト制御信号のインアクティブレベルの期 間中に所定の期間アクティブレベルとなる内部テスト実 40 行信号及びこの内部テスト実行信号より遅れてアクティ プレベルとなるテスト実行結果伝達制御信号とを発生す るパウンダリスキャンテスト制御回路を設け、複数のレ ジスタそれぞれを、対応する信号端子(又は内部回路の 対応する信号入出力端)と接続する第1の入力端と、前 記内部回路の対応する信号入出力端(又は対応する信号 端子)と接続する第1の出力端と、シフトレジスタを形 成したときの前段側の出力信号(最前段にあっては外部 からのデータ)を受ける第2の入力端と、後段側へ信号 を伝達する(最後段にあっては外部へ信号を出力する)

第2の出力端とを備え、前記内部テストモード信号がイ ンアクティブレベルの期間には前記第1の入力端の信号 を前記第1の出力端に伝達し、アクティブレベルの期間 には、前記データシフト制御信号のアクティブレベルの 期間に前記データシフトクロックに同期して前記第2の 入力端の信号を取込んで保持し第2の出力端に伝達しこ のデータシフト制御信号のインアクティブレベルの期間 には前記内部テスト実行信号のアクティブレベルに応答 して前記保持した信号を前記第2の出力端に伝達し前記 テスト実行結果伝達制御信号のアクティブレベルに応答 して前記第1の入力端の信号を取込み保持し前記第2の 出力端に伝達する回路とした請求項1記載のダイナミッ クメモリ。

【請求項3】 内部回路が低電源電圧動作状態であるこ とを判別して内部リフレッシュ制御信号を発生するセル フリフレッシュ制御回路を備え、前記内部リフレッシュ 制御信号をリフレッシュタイマのリフレッシュ制御信号 入力端に供給するようにした請求項1記載のダイナミッ クメモリ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はダイナミックメモリに関 し、特にパウンダリ・スキャン技術を適用したダイナミ ックメモリに関する。

[0002]

【従来の技術】電子装置の開発やその製造においては、 通常、所定の段階でその電子装置を構成する実装基板や モジュール、ICなどに対し、インサーキット・テス ト、ファンクション・テスト等のテストが実施される。 しかしながら、とめどなく続く電子装置の機能の多様 化, 髙度化は、その実装基板やモジュール, I Cなどに も波及し、上記のテスト手法では、テストツールの開発 やテストそのものに長期間、長時間を要するだけでな く、十分なテストができなくなり、開発期間,製造期間 の長期化とコスト増、及び信頼性の低下を招く結果とな

【0003】そこで、このような問題を解決しようとす る機運が生じ、テストツールの開発支援やテストそのも のの支援補助,効率化を目的とするバウンダリ・スキャ ン技術が開発され、1990年の初期に、IEEE S tandard 1149. 1-1990. "アイイー イーイー スタンダード テスト アクセス ポートア ンド バウンダリ・スキャン アーキテクチャ (IEE E Standard Test Access Po rt and Boundary-ScanArchi tecture) "として規格化された。

【0004】パンダリ・スキャン技術とは、実装基板や モジュール,IC等(以下、これらをデバイスという) の信号入出力端子と内部回路との間にデータレジスタを 設けてこれらを順次縦続接続してレジスタチェイン (シ

50

フトレジスタ)を形成し、このレジスタチェインを制御 して各種のテストを行うテスト技術である。

【0005】このパウンダリ・スキャン技術をダイナミックメモリに適用した一般的な例(第1の例)を図4に示す。

【0006】このダイナミックメモリは、リフレッシュ 制御信号REFをはじめとする各種制御信号、並びにデ ータ及びアドレス信号を含む各種信号 IN1~INm, OUT1~OUTnを外部回路との間で授受する複数の 信号端子TI1~TIm, TIr, TO1~TOnと、 メモリセルアレイ、アドレス選択回路及び書込み・読出 し制御回路を含み伝達された各種信号に従ってデータの 書込み、読出し及びリフレッシュ動作を行い所定の信号 を出力する内部回路1と、リフレッシュ制御信号入力端 に伝達された信号のアクティブレベルに応答して所定の タイミングでリフレッシュ要求信号RRQを発生するリ フレッシュタイマ2と、外部からのテスト用データTD I、テストモード設定信号TMS及びテストクロックT CKを受けてアクティブレベルの内部テストモード信号 ITM、この内部テストモード信号ITMのアクティブ 20 レベルの所定の期間に所定のタイミングでアクティブレ ベル、インアクティブレベル、アクティブレベルと変化 するデータシフト制御信号SCN、このデータシフト制 御信号SCNのアクティブレベルの期間に順次アクティ プレベルとなるデータシフトクロックSCK、並びに内 部テストモード信号ITMのアクティブレベルの期間中 のデータシフト制御信号のインアクティブレベルの期間 に所定のタイミングでアクティブレベルとなる内部テス ト実行信号ITE及びこの内部テスト実行信号より所定 の期間遅れてアクティブレベルとなるテスト実行結果伝 30 達制御信号RTCを含む内部パウンダリ・スキャン制御 信号を発生するパウンダリ・スキャン・テスト制御回路 (以下、BST制御回路という) 3と、複数の端子TI 1~TIm, TIr, TO1~TOnそれぞれと対応し て設けられ、上記内部パウンダリ・スキャン制御信号に 従って、内部テストモード信号ITMがインアクティブ レベルの通常の動作モードのときは信号端子TII~T Im, TO1~TOnとの間及び信号端子TIrとリフ レッシュタイマのリフレッシュ制御信号入力端との間の 信号の伝達を行い、内部テストモード信号ITMがアク ティブレベルの内部テストモードのときは互いに順次縦 続接続されて複数段のシフトレジスタを形成し外部から のテスト用データの後段側への順次シフト、所定の段の 信号の内部回路1への伝達、並びに内部回路からの信号 の所定の段への取込み、並びに取込まれた信号の後段側 への順次シフト及び最後段からの信号出力を行う複数の レジスタRBI1~RBIm, RBIr, RBO1~R BOnとを有する構成となっている。

【0007】また、レジスタRBI1~RBIm, RBIr, RBO1~RBOnはそれぞれ、図5に示すよう

に、対応する信号端子(又は内部回路1の対応する信号 入出力端)と接続する第1の入力端PIと、内部回路1 の対応する信号入出力端(又は対応する信号端子)と接 続する第1の出力端RPOと、シフトレジスタを形成し

たときの前段側の出力信号(最前段にあっては外部からのテスト用データTPI)を受ける第2の入力端SIと、後段側へ信号を伝達する(最後段にあっては外部へ信号を出力する)第2の出力端RPOと、データシフト制御信号SCNに従って第1,第2の入力端PI,SIの信号の一方を選択するセレクタSL1と、データシフトクロックSCK及び内部テスト結果伝達制御信号RTCに従ってセレクタSL1の出力信号をラッチし第2の出力端SOへ出力するD型フリップフロップFF1と、

内部テスト実行信号ITEに従ってD型フリップフロップFF1の出力信号をラッチし出力するD型フリップフロップFF2と、内部テストモード信号ITMに従って第1の入力端の信号及びD型フリップフロップFF2の出力信号の一方を選択し第1の出力端PROから出力するセレクタSL2とを備え、内部テストモード信号IT

Mがインアクティブレベルの期間には第1の入力端PI

の信号を第1の出力端RPOに伝達し、アクティブレベルの期間には、データシフト制御信号SCNのアクティブレベルの期間にデータシフトクロックSCKに同期して第2の入力端SIの信号を取込んで保持し第2の出力端SOに伝達しこのデータシフト制御信号SCNのインアクティブレベルの期間には内部テスト実行信号ITE

のアクティブレベルに応答して保持した信号を第2の出力端SOに伝達しテスト実行結果伝達制御信号RTCのアクティブレベルに応答して第1の入力端PIの信号を取込み保持し第2の出力端SOに伝達する構成となって

【0008】次にこのダイナミックメモリの動作について、図6に示された各部信号のタイミング図を併せて参照し説明する。

【0009】まず、内部テストモード信号ITMが低レベルのインアクティブレベルのときには、セレクタSL2により、各レジスタの第1の入力端PIの信号が第1の出力端RPOに伝達され、信号端子TI1~TImの信号(IN1~INm)が内部回路1に、内部回路1の出力信号が信号端子TO1~TOnに伝達され、内部回路1の出力信号が信号端子TO1~TOmから出力される。また、信号端子TIrのリフレッシュ制御信号REFがリフレッシュタイマ2に伝達され、このリフレッシュタイマ2はリフレッシュ制御信号REFがリフレッシュ制御信号REFがリフレッシュ制御信号REFがリフレッシュ制御信号REFがリフレッシュ制御信号REFのアクティブレベルに応答して順次リフレッシュ要求信号RRQを発生し内部回路1に伝達する。そして内部回路1は、このリフレッシュ要求信号RRQに従ってリフレッシュ動作を行う。

【0010】次に、内部テストモード信号 I TMがアク 50 ティブレベル (高レベル) の内部テストモードの動作に

ついて説明する。

【0011】まず、データシフト制御信号SCNにより 各種信号入力用の信号端子TI1~TIm,TIrとレ ジスタRBI1~RBIm,RBIァとの間、及び内部 回路1の信号出力端とレジスタRBO1~RBOnとの 間が切離されると共に、これらレジスタが第2の入力端 SI及び第2の出力端SOにより順次縦続接続されて複 数段のシフトレジスタを形成する。そして、データシフ ト制御信号SCNのアクティブレベルの期間中順次発生 するデータシフトクロックSCKに同期して最前段のレ 10 ジスタ(この例ではROIr)の入力端からのテスト用 データTDIが順次後段側へとシフトされ、これらテス ト用データが対応するレジスタに伝達、保持された時点 でデータシフト制御信号SCNはインアクティブレベル となり、データシフトクロックSCKの発生が停止す る。従って、レジスタ相互間は切離され、信号端子・レ ジスタ間、レジスタ・内部回路、リフレッシュタイマ間 が接続される。

【0012】このデータシフト制御信号SCNのインア クティブレベルの期間には、まず内部テスト実行信号 I TMのアクティブレベルに応答して、所定のレジスタ (この例ではRBI1~RBIm) に保持されたデータ (D型フリップフロップFF1に保持されたデータIN 1~INm) がD型フリップフロップFF2に取込まれ てセレクタSL2を通して内部回路1に伝達され、内部 回路1で所定の動作が行なわれる。そして、内部テスト 実行結果伝達制御信号RTCのアクティブレベルに応答 して、内部回路1の出力信号(出力データ)が所定のレ ジスタ(この例ではRBO1~RBOn)のD型フリッ プフロップFF1に取込まれて保持される。

【0013】データシフト制御信号SCNが再びアクテ ィブレベルになると、レジスタRBI1~RBIm, R BIr, RBO1~RBOnは複数段のシフトレジスタ を形成し、順次発生するデータシフトクロックに同期し て、保持されたデータ(信号)が順次後段側へとシフト され、最後段のレジスタRBOnの出力端から外部へ出 力される (TDO)。

【0014】こうして、信号端子TI1~TIm, TI r, TO1~TOnの信号と関係なく内部回路1の動作 をテストすることができる。

【0015】この例では、リフレッシュ制御信号REF を外部から入力してリフレッシュ動作を行う場合のダイ ナミックメモリについて説明したが、バッテリ・バック アップ等により低電源電圧で動作してデータ保持を目的 とする動作モードをもつダイナミックメモリでは、電源 電圧を検出して内部リフレッシュ制御信号を発生し、リ フレッシュタイマを動作させる。このようなダイナミッ クメモリにバウンダリ・スキャン技術を適用した例(第 2の例)を図7に示す。

ダイナミックメモリと相違する点は、電源電圧が予め設 定されたレベル (例えば、通常の電源電圧を5 Vとした とき、2 V) より低下するとアクティブレベルとなる内 部リフレッシュ制御信号IREFを発生するセルフリフ レッシュ制御回路5を備え、リフレッシュタイマ2のリ フレッシュ制御信号入力端への信号を、外部からのリフ レッシュ制御信号REFに代えて内部リフレッシュ制御 信号IREFとした点にある。

6

【0017】このダイナミックメモリでは、電源電圧が 所定のレベルより低下すると、リフレッシュタイマ 2 か らリフレッシュ要求信号RRQが内部回路1に供給さ れ、内部回路1内でリフレッシュ動作が行なわれる。そ の他の動作は第1の例と同様である。

[0018]

【発明が解決しようとする課題】上述した従来のダイナ ミックメモリは、第1の例では、内部テストモード時、 データシフト制御信号SCNの最初のアクティブレベル の期間に、各種信号入力用の信号端子と対応レジスタと の間及び内部回路1の信号出力端と対応レジスタとの間 を切離してレジスタ相互間を縦続接続して複数段のシフ 20 トレジスタとし、データシフトクロックSCKによりテ スト用データを順次後段側へシフトして所定のレジスタ のD型フリップフロップFF1に設定,保持させ、デー タシフト制御信号SCNの次のインアクティプレベルの 期間にレジスタ相互間を切離して信号端子・レジスタ間 及びレジスタ・内部回路1, リフレッシュタイマ2間を 接続して内部テスト実行信号ITEにより、所定のレジ スタのD型フリップフロップFF1に保持されているデ ータをD型フリップフロップFF2に取込んで内部回路 1に伝達し、内部回路1に所定の動作を実行させてその 結果を内部テスト実行結果伝達制御信号RTCにより所 定のレジスタのD型フリップフロップFF1に取込み保 持し、データシフト制御信号SCNの次のアクティブレ ベルの期間に、再びレジスタ相互間を縦続接続して複数 段のシフトレジスタとし、データシフトクロックSCK により、所定のレジスタに保持されたデータを順次後段 側へとシフトして最後段から出力する構成となっている ので、内部テストモードの期間中、外部からのリフレッ シュ制御信号REFがリフレッシュタイマ2に伝達させ ず、また、D型フリップフロップFF1に設定されたテ スト用データを内部テスト実行信号ITEによりD型フ リップフロップFF2に取込んでリフレッシュタイマ2 に伝達するため、このD型フリップフロップFF2に取 込んだ信号のレベルがリフレッシュ制御信号REFのイ ンアクティブレベルと対応するレベルであると、リフレ ッシュタイマ2のリフレッシュ制御信号入力端は、内部 テスト実行信号ITEによってアクティブレベルとなる までインアクティブレベルのままであり、リフレッシュ タイマ2からリフレッシュ要求信号RRQが出力され 【 $0\ 0\ 1\ 6$ 】 このダイナミックメモリが図4に示された 50 ず、従って内部回路1によるリフレッシュ動作が行なわ

30

40

れず、記憶データが消失してしまうという問題点があ る。

【0019】また、第2の例では、電源電圧が予め設定 されたレベルより低下しないとリフレッシュタイマ2か らリフレッシュ要求信号RRQが出力されないため、内 部テストモードを通常の電源電圧で実行した場合、リフ レッシュ要求信号RRQが発生せず、第1の例と同様 に、記憶データが消失してしまうという問題点がある。

【0020】本発明の目的は、リフレッシュ動作の制御 が外部からの制御信号によるものであっても、また内部 制御信号によるものであっても、通常の電源電圧で内部 テストモードを実行したときに記憶データを消失しない ようにすることができるダイナミックメモリを提供する ことにある。

[0021]

【課題を解決するための手段】本発明のダイナミックメ モリは、リフレッシュ制御信号をはじめとする各種制御 信号、並びにデータ及びアドレス信号を含む各種信号を 外部回路との間で授受する複数の信号端子と、メモリセ ルアレイ、アドレス選択回路及び書込み・読出し制御回 20 路を含み伝達された各種信号に従ってデータの書込み、 読出し、及びリフレッシュ動作を行い所定の信号を出力 する内部回路と、リフレッシュ制御信号入力端に伝達さ れた信号のアクティブレベルに応答して所定のタイミン グでリフレッシュ要求信号を発生するリフレッシュタイ マと、前記複数の信号端子それぞれと対応して設けられ データシフトクロックを含む内部パウンダリ・スキャン 制御信号に従って通常の動作モードのときは前記複数の 信号端子のうちのリフレッシュ制御信号対応の信号端子 以外の信号端子と前記内部回路との間及び前記リフレッ シュ制御信号対応の信号端子と前記リフレッシュタイマ のリフレッシュ制御信号入力端との間の信号の伝達を行 い、内部テストモードのときは互いに順次縦続接続され て複数段のシフトレジスタを形成し外部からのテスト用 データの後段側への順次シフト、所定の段の信号の前記 内部回路への伝達、前記内部回路からの信号の所定の段 への取込み、並びに取込まれた信号の後段側への順次シ フト及び最後段からの信号出力を行う複数のレジスタ と、前記内部パウンダリ・スキャン制御信号に従って通 常の動作モードのときは前記リフレッシュタイマからの 40 リフレッシュ要求信号を、前記内部テストモードの信号 シフト動作のときは前記データシフトクロックを選択し 前記内部回路のリフレッシュ要求信号入力端に伝達する 選択回路とを有している。

【0022】また、外部からのテスト用データ、テスト モード設定信号及びテストクロックを受けてアクティブ レベルの内部テストモード信号と、この内部テストモー ド信号のアクティブレベルの所定の期間に所定のタイミ ングでアクティブレベルとなるデータシフト制御信号 と、このデータシフト制御信号のアクティブレベルの期 50 ベル (低レベル) であり、セレクタ4はリフレッシュタ

間中順次アクティブレベルとなるデータシフトクロック と、前記内部テストモード信号のアクティブレベルの期 間中の前記データシフト制御信号のインアクティブレベ ルの期間中に所定の期間アクティブレベルとなる内部テ スト実行信号及びこの内部テスト実行信号より遅れてア クティブレベルとなるテスト実行結果伝達制御信号とを 発生するパウンダリスキャンテスト制御回路を設け、複 数のレジスタそれぞれを、対応する信号端子(又は内部 回路の対応する信号入出力端) と接続する第1の入力端 と、前記内部回路の対応する信号入出力端(又は対応す る信号端子) と接続する第1の出力端と、シフトレジス 夕を形成したときの前段側の出力信号(最前段にあって は外部からのデータ)を受ける第2の入力端と、後段側 へ信号を伝達する(最後段にあっては外部へ信号を出力 する) 第2の出力端とを備え、前記内部テストモード信 号がインアクティブレベルの期間には前記第1の入力端 の信号を前記第1の出力端に伝達し、アクティブレベル の期間には、前記データシフト制御信号のアクティブレ ベルの期間に前記データシフトクロックに同期して前記 第2の入力端の信号を取込んで保持し第2の出力端に伝 達しこのデータシフト制御信号のインアクティブレベル の期間には前記内部テスト実行信号のアクティブレベル に応答して前記保持した信号を前記第2の出力端に伝達 し前記テスト実行結果伝達制御信号のアクティブレベル に応答して前記第1の入力端の信号を取込み保持し前記 第2の出力端に伝達する回路として構成される。

【0023】また、内部回路が低電源電圧動作状態であ ることを判別して内部リフレッシュ制御信号を発生する セルフリフレッシュ制御回路を備え、前記内部リフレッ シュ制御信号をリフレッシュタイマのリフレッシュ制御 信号入力端に供給するようにした構成を有している。

[0024]

【実施例】次に本発明の実施例について図面を参照して 説明する。

【0025】図1は本発明の第1の実施例を示すブロッ ク図である。

【0026】この実施例が図4に示された従来のダイナ ミックメモリと相違する点は、データシフト制御信号S CNがインアクティプレベルのときはリフレッシュタイ マ2から出力されたリフレッシュ要求信号を選択し、ア クティプレベルのときはデータシフトクロックSCKを 選択して内部回路1のリフレッシュ要求信号入力端に伝 達するセレクタ4を設けた点にある。

【0027】次にこの実施例の動作について説明する。 図2はこの実施例の動作を説明するための各部信号のタ イミング図である。

【0028】まず、内部テストモード信号ITMがイン アクティブレベル (低レベル) の通常の動作モードのと きは、データシフト制御信号SCNもインアクティブレ

イマ2から出力されたリフレッシュ要求信号TRQを選択し、リフレッシュ要求信号RRQとして内部回路1に 伝達する。その結果、内部回路1のリフレッシュ動作が 実行される。この動作は、図4,図6に示された従来例と同じである。

【0029】次に、内部テストモード信号ITMがアクティブレベル(高レベル)の内部テストモードのときは、データシフト制御信号SCNのアクティブレベル(高レベル)に応答してセレクタ4はデータシフトクロックSCKを選択し、リフレッシュ要求信号RRQとして内部回路1に伝達する。その結果、内部回路1のリフレッシュ動作が実行される。データシフト制御信号SCNは、内部回路1のテストを実行するためにテスト用データを各レジスタに設定するときのデータシフト時と、内部回路1のテスト実行後のテスト結果の信号を外部へ出力する信号(データ)シフト時にアクティブレベルとなるので、信号端子の数が増大してデータシフトに長時間を要する場合でも、記憶データが消失してしまうことはない。

【0030】図3は本発明の第2の実施例を示すプロッ 20 る。 ク図である。この実施例は、図7に示された第2の従来 例に本発明を適用したものであり、第1の実施例との相 違点は、リフレッシュタイマ2のリフレッシュ制御信号 入力端への信号を、信号端子TIr,レジスタRBIr の見 からのリフレッシュ制御信号REFに代えて、セルフリフレッシュ制御回路5からの内部リフレッシュ制御信号 明す IREFとした点である。

【0031】セルフリフレッシュ制御回路5は、電源電圧が例えば2Vより低下しないと内部リフレッシュ制御信号IREFをアクティブレベルとしないので、通常の30電源電圧(例えば5V)で内部テストモードを実行した場合、リフレッシュタイマ2からリフレッシュ要求信号TRQは出力されない。しかし、この実施例では、この場合でも、セレクタ4によりデータシフトクロックSCKがリフレッシュ要求信号RRQとして内部回路1に伝達されるので、内部回路1のリフレッシュ動作が実行され、記憶データが消失してしまうことはない。

[0032]

【発明の効果】以上説明したように本発明は、通常の動

作モード時にはリフレッシュタイマから出力されるリフレッシュ要求信号を内部回路に供給し、内部テストモード時には、内部テスト実行のためにテスト用データを各レジスタに設定するときのデータシフト及び内部テスト 実行後に各レジスタに取込まれたテスト結果を外部へ出力するときのデータシフトを行うデータシフトクロックをリフレッシュ要求信号として内部回路に供給する構成としたので、リフレッシュ動作の制御が、外部からの制御信号によるものであっても、また、電源電圧のレベルを検出して発生する内部制御信号によるものであっても、通常の電源電圧で内部テストモードを実行したと

10

【図面の簡単な説明】

果がある。

【図1】本発明の第1の実施例を示すブロック図である。

き、記憶データが消失しないようにすることができる効

【図2】図1に示された実施例の動作を説明するための各部信号のタイミング図である。

【図3】本発明の第2の実施例を示すプロック図である。

【図4】従来のダイナミックメモリの第1の例を示すプロック図である。

【図5】図5に示されたダイナミックメモリのレジスタの具体例を示す回路図である。

【図 6】図4に示されたダイナミックメモリの動作を説明するための各部信号のタイミング図である。

【図7】従来のダイナミックメモリの第2の例を示すプロック図である。

【符号の説明】

- 1 内部回路
- 2 リフレッシュタイマ
- 3 BST制御回路
- 4 セレクタ
- 5 セルフリフレッシュ制御回路


FF1, FF2 D型フリップフロップ

RBI1~RBIm, RBIr, RBO1~RBOn レジスタ


SL1, SL2 セレクタ

TI1~TIm, TIrTO1~TOn 信号端子


【図1】









[図3]



【図4】




【図5】




FF1, FF2 ··· D型フリップフロャブ





【図7】



フロントページの続き

(51) Int. Cl. ⁶ G 1 1 C 29/00 識別記号 庁内整理番号 303 B 7004-5L

FΙ

技術表示箇所

G 1 1 C 11/34

363 E

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

